

Vademekum

für den

MCS51 – Anwender

Hardware

| | |
|-----------------------------|---------|
| Pin-Belegung | Seite 2 |
| I/O-Schaltung | Seite 3 |
| Anschluss externer Speicher | Seite 4 |
| Zugriff externer Speicher | Seite 5 |

CPU

| | |
|--------------------|---------|
| Adressierungsarten | Seite 6 |
| Programmstatuswort | Seite 7 |

On-Chip-Peripherie

| | |
|------------------------|----------|
| Interrupts | Seite 8 |
| Timer/Zähler | Seite 9 |
| Serielle Schnittstelle | Seite 10 |


Vademekum für den MCS51-Anwender

Pin - Belegung

- Port 0 8 I/O Adressen Low-Byte Daten
- Port 1 8 I/O
- Port 2 8 I/O Adressen High-Byte
- Port 3 8 I/O Sonderfunktionen
 - . 0 RXD } ser. Schnittstelle
 - . 1 TXD }
 - . 2 $\overline{\text{INT0}}$ } ext. Interruptquellen
 - . 3 $\overline{\text{INT1}}$ }
 - . 4 T0 } ext. Taktquellen für Zähler
 - . 5 T1 } Timer - Gates
 - . 6 $\overline{\text{WR}}$ } Read-/Write-Data-/Strobe f. ext. Ramme
 - . 7 $\overline{\text{RD}}$ }
- +5V } Betriebsspannung
- GND }
- XTAL1 } Taktquelle, z. B. Quarz
- XTAL2 }
- RESTART
- ALE Address - Latch Enable
- $\overline{\text{PSEN}}$ Program - Store Enable
- $\overline{\text{EA}}$ externer Programmspeicher

Vademekum für den MCS51-Anwender

I/O - Schaltung



• Datenpfade


| | | | | |
|---|-----------|-----|-----|---------------------------|
| 1 | Schreiben | MOV | P3, | #0AAh |
| 2 | Lesen Pin | MOV | A, | P3 |
| 3 | Lesen FF | XRL | P3, | #0FFh (Read-Modify-Write) |

• Verknüpfung

- gegen Masse wegen int. Pull-Up (ausser P0)
- am Pin '1' ausgeben, damit MOSFET hoch genug

Vademekum für den MCS51-Anwender


Auschluss ext. Speicher



Vademekum für den MCS51-Anwender


Zugriff ext. Speicher

- Programmspeicher lesen → INC A auf C211h




Dauer: 1/2 Zyklus
 Befehl der 2. Hälfte wird ignoriert!

- Datenspeicher lesen → AAh von C211h



Dauer: 1 Zyklus

- Datenspeicher schreiben → ABh nach C211h



Dauer: 1 Zyklus

Vademekum für den MCS51-Anwender

Adressierungsarten

- Register-A.

R0... R7 in durch R50, R51 (in PSW) gewählter Registerbank

L> Rn

- Direkte A.

Interne Ram-Adresse wird übergeben

SFR nur direkt adressierbar (bzw. inhärent)

L> direct

- Indirekte A.

Inhalt von R0 bzw. R1 dient als Adresse, SFR nicht adressierbar

L> @Ri

auch indirekt: Zugriff auf ext. Ram per DPTR (oder Ri)
(Stack-Adressierung via SP)

- Umwertbare A.

Übergabe einer Konstante, normalerweise 8bit, beim DPTR 16bit

L> #data

- Indirekt indizierte A. / Index-A.

nur bei MOVC A, @A+DPTR (bzw. +PC)

Zweck: Lesen von Wertetabellen im Programm-Ram

- Inhärente Adressierung

Akte A (und Reg. B) in vielen Befehlen, z. B. INC A

Vademekum für den MCS51-Anwender

Programmspeicherwort

| | | | | | | | | |
|-----|--------------------------|----|----|-----|-----|----|---|--|
| PSW | C | AC | FO | RS1 | RS0 | OV | / | P |
| C | Carry | | | | | | | Übertrag von Bit 7 |
| AC | Auxillary Carry | | | | | | | Übertrag von Bit 3 nach Bit 4 |
| FO | User Flag | | | | | | | |
| RS0 | } Registerbank-Selektion | | | | | | | |
| RS1 | | | | | | | | |
| OV | Overflow | | | | | | | (Übertrag von Bit 6 nach Bit 7) xor C |
| P | Parity | | | | | | | Anzahl der 1en im Akku ungerade Anzahl der 1en im Akku mit P gerade |

Das Carry-Flag dient bei der Subtraktion als Borrow, muss also vor der ersten SUBB-Operation i. A. gelöscht werden. INC und DEC beeinflussen, mit Ausnahme des Parity-Flags, das PSW nicht.

Die BCD-Dezimalkorrektur mit DA A setzt das Carry-Flag bei Zahlen $\geq 100_{BCD}$, löscht es aber im umgekehrten Fall nicht. AC und OV bleiben in jedem Falle unverändert.

Das Parity-Flag kann durch das Programm nicht direkt geändert werden, es ist stets vom Inhalt des Akkus abhängig.

Eine Division durch Null setzt das OV-Flag, ausserdem werden bei DIV A, B Overflow und Carry gelöscht.

Vademekum für den MCS51-Anwender

Interrupts

• Quellen

ext. $\overline{INT0}$, $\overline{INT1}$; Timer 0, Timer 1 ; seriell gesendet/empfangen
 ↳ TCON ↳ SCON

| | | | | | | | |
|-----|-----|-----|-----|-----|-----|-----|-----|
| TF1 | TR1 | TF0 | TR0 | IE1 | IT1 | IE0 | IT0 |
|-----|-----|-----|-----|-----|-----|-----|-----|

TF_x Timer Int. Flag
 TR_x Timer Run / Stop
 IE_x Ext. Int. Flag
 IT_x $\overline{1} / 0$

| | | |
|-----|----|----|
| ... | TI | RI |
|-----|----|----|

↳ zusammen 1 Int.

[Flags werden beim Sprung zur ISR gelöscht, außer TI/RI]

• Enable

↳ IE

| | | | | | | | |
|----|---|---|----|-----|-----|-----|-----|
| EA | / | / | ES | EA1 | EA0 | ET0 | EX0 |
|----|---|---|----|-----|-----|-----|-----|

EA: generelle Freigabe
 ES: seriell
 ET_x: Timer
 EX_x: extern

0 gesperrt
 1 freigegeben

• Priorität

↳ IP

| | | | | | | | |
|---|---|---|----|-----|-----|-----|-----|
| / | / | / | PS | PT1 | PX1 | PT0 | PX0 |
|---|---|---|----|-----|-----|-----|-----|

| | | | |
|-----------------|---------|----------------------------------|---------|
| PS | seriell | <u>IPL - Int. Priority Level</u> | |
| PT _x | Timer | 0 | niedrig |
| PX _x | extern | 1 | hoch |

[wenn gleich:

Ext0 → T0 →


Ext1 → T1 → SI]

Vademekum für den MCS51-Anwender

Timer / Zähler

• Steuerung

L> TMOD



Int.-Flags und Run/Stop in TCON

| | | | |
|------|---|----|------------------|
| Gate | Vorsteuerung mit $\overline{Int1}, \overline{Int0}$ | M1 | } Mode-Steuerung |
| C/TF | Zähler / Timer | M0 | |

• Modes

0 13bit aus Kompatibilitätsgründen, $THx.0...7 + TLx.0...4$

1 16bit

2 8bit mit Auto-Reload, bei Überlauf $TLx \leftarrow THx$

3 2x 8bit nur Timer 0, Timer 1: Stop

$TL0$ gesteuert von Gate 0, C/TF0, TR0 \rightarrow Flag TFO

$TH0$ gesteuert von TR1, \rightarrow Flag TFA [nur $f_{osc}/12$]

Timer 1 dann gesteuert von M01, M11, Gate1, C/TF1

[L> kein Int. möglich, aber Baudrate-Generation

läuft ständig, Stop nur durch $M01 = M11 = 1$]

Vademekum für den MCS51-Anwender

Serielle Schnittstelle

• Steuerung

↳ SCON

| SM0 | SM1 | SM2 | REN | TB8 | RB8 | TI | RI |
|----------|-----|-----|-----|----------|--------|-------------------------------|----|
| SM0, SM1 | | SM2 | REN | TB8, RB8 | TI, RI | Interrupt-Flags Senden, Empf. | |
| SM0, SM1 | | SM2 | REN | TB8, RB8 | TI, RI | g. Bit Senden, Empf. | |
| SM0, SM1 | | SM2 | REN | TB8, RB8 | TI, RI | Empfang zugelassen / gesperrt | |
| SM0, SM1 | | SM2 | REN | TB8, RB8 | TI, RI | Multiprozessor- / Normal-Mode | |
| SM0, SM1 | | SM2 | REN | TB8, RB8 | TI, RI | Mode-Steuerung | |

PCON

SMOD ...

↳ siehe Mode 1

SBUF

↳ lesen : Empfangs-
schreiben : Sendepuffer

• Modes

0 Schieberegister
(8 bit)

Senden: schreiben in SBUF

Daten an RXD, Takt an TXD, dann TI=1

Empfangen: RI=0 bei REN=1

Daten an RXD, Takt an TXD, dann RI=0,
Daten in SBUF

1 UART 8bit $t_{\text{bit}} = 32 \cdot t_{\text{T1Ü}} / 2^{\text{SMOD}}$, RB8 = Stopbit

2 UART 9bit $t_{\text{bit}} = 64 \cdot t_{\text{XTAL}} / 2^{\text{SMOD}}$

3 UART 9bit $t_{\text{bit}} = 32 \cdot t_{\text{T1Ü}} / 2^{\text{SMOD}}$

• Bandraten

für Mode 1 mit T1 im Autoreload $256 - (2^{\text{SMOD}} \cdot f_{\text{osz}} / \text{Bandrate} / 384)$

für Mode 2: $1/32 \cdot f_{\text{osz}}$ für SMOD; $1/64$ für SMOD

für Mode 3: wie Mode 1